(原创)基于Microsoft1768板卡实现Win/Linux下Arria10器件的开发,环境配置和安装 FPGA Microsoft FPGA Model:1768 WA 98052-6399置顶

chanra1n2年前 (2023-06-10)FPGA9102
(原创)基于Microsoft1768板卡实现Win/Linux下Arria10器件的开发,环境配置和安装 FPGA Microsoft FPGA Model:1768 WA 98052-6399
首先介绍一下Intel的Arria10器件Arria 10是英特尔(Intel)公司的一款可编程逻辑器件(FPGA),是Altera公司在被Intel收购之前推出的产品之一。Arria 10系列FPGA具有高性能、低功耗和高度可编程的特点,广泛应用于通信、计算、图像处理和工业控制...

Ubuntu下Quartus OpenCL实现手写数字识别 QuartusPro 18.1 Update2 Arria10置顶

chanra1n1年前 (2023-08-08)OpenCL&HLS4522
Ubuntu下Quartus OpenCL实现手写数字识别 QuartusPro 18.1 Update2 Arria10
环境:Arria10 FPGA 10AXF40GAE 10AXF40GAAAMD Ryzen™ 7 7735HS 8核16线程(实测编译速度与主频和核心数有关,可以上X99的双路服务器)英睿达DDR5 4800Mhz 32G*2(注意,内存应大于8G,并且越大越好,否则...

AD4134 24bit数据模式 CRC校验

chanra1n4天前FPGA63
AD4134 24bit数据模式 CRC校验
校验代码如下:// CRC polynomial: x^6 + x^5 + x^2 + x + 1 (binary: 1100111) // Function...

AD4134 Verilog驱动

chanra1n1个月前 (10-31)FPGA235
AD4134 Verilog驱动
`timescale 1ns / 1ps module ad4134 ( // Physical Interface input  wire     ...

普源示波器csv文件读取程序 Matlab 计算FFT 去除直流偏执

chanra1n2个月前 (10-18)Matlab260
普源示波器csv文件读取程序 Matlab 计算FFT 去除直流偏执
%% 清空缓存 clc; clear; close all; %% 参数定义 % 通道选择 (1: 启用, 0: 禁用) enable_CH1 = 1; %&nb...

adrv902x器件学习 4TR 集成射频收发器 650Mhz~6Ghz 5G通信 相控阵雷达 SDR AD9025 AD9026 AD9029

chanra1n2个月前 (09-22)FPGA536
adrv902x器件学习 4TR  集成射频收发器 650Mhz~6Ghz 5G通信 相控阵雷达 SDR AD9025 AD9026 AD9029
器件概述ADRV902x 是一款高度集成的射频集成收发器系列,专为小型蜂窝和大型通信系统设计,特别适用于高级通信系统中的 MIMO(多输入多输出)和宏基站设备。该系列收发器集成了多个先进的功能,旨在提供高性能和低功耗的解决方案,支持 2G、3G、4G 和 5G 等蜂窝基础设施应用。主要特性·&nbs...

(Ubuntu24)Package 'libtinfo5' has no installation candidate解决方法

chanra1n3个月前 (09-17)Linux506
(Ubuntu24)Package 'libtinfo5' has no installation candidate解决方法
#运行以下命令即可 wget http://security.debian.org/debian-security/pool/updates/main/n/ncurses/libtinfo5_6.1+20181013-2+deb10u5_amd64.deb sudo apt-...

(原创)超声波/雷达信号处理仿真与FPGA加速

chanra1n3个月前 (08-24)FPGA678
(原创)超声波/雷达信号处理仿真与FPGA加速
一、标准信号产生与接收1、标准信号的产生与接收1、要求首先使用10Mhz Sine波进行发送一次持续10个Sine周期的脉冲信号模拟超声波信号发送。在不发送的时候,就保持0。 2、假设物体距离探头的距离为10米,当前声速为1000m/s,请计算超声波碰到物体后弹回来的总时间作为延时。然后在...

使用Vitis HLS实现和优化SPECK加解密函数

chanra1n6个月前 (05-31)OpenCL&HLS1032
使用Vitis HLS实现和优化SPECK加解密函数
设计代码如下:// speck_hls.cpp #include "ap_int.h" // 定义密钥和回合数 #define WORD_SIZE 16 #define KEY_SIZE 4 #d...

通俗易懂的Quartus HLS vs Vitis HLS 优化技巧及对比

chanra1n6个月前 (05-29)OpenCL&HLS1169
通俗易懂的Quartus HLS vs Vitis HLS 优化技巧及对比
随着深度学习应用的普及,FPGA作为强大且高效的硬件加速器,其高性能和低延迟特性备受关注。为了简化FPGA开发流程,高级综合工具(HLS)如Intel的Quartus HLS和Xilinx的Vitis HLS相继推出,为用户提供了基于C/C++的编程方式,从而降低了开发门槛。然而,如何使用这些工具进...

使用Vitis HLS实现和优化DethSepConv函数

chanra1n6个月前 (05-29)OpenCL&HLS1561
 使用Vitis HLS实现和优化DethSepConv函数
1初版功能验证1.0设计框图+-----------------------------------+ |            Input Data &nb...

使用Vitis HLS实现和优化Conv2D函数

chanra1n6个月前 (05-29)OpenCL&HLS1698
使用Vitis HLS实现和优化Conv2D函数
现代卷积神经网络(CNNs)中,卷积操作(Conv2D)是最基本且计算量集中的部分。为了在嵌入式系统和FPGA平台上加速这一计算,我们可以利用Xilinx的Vitis高层次综合(HLS)工具。本文将介绍如何使用Vitis HLS实现一个基础的卷积操作,随后进行各种优化以提高其性能。一、基础实现我们首...