紧急通知:关于网站遭受恶意攻击的公告

22
2022
04

CDC 单脉冲信号处理

代码中的Sys_clk其实是没有用到的,项目文件:cdc_single.zip//------------------------------------------------------// File Name        : cdc.v// Author           : ChanRa1n// Description      : a cdc test ex//
21
2022
04

Verilog实现串并转换

项目文件:SIPO.zip//------------------------------------------------------// File Name        : SIPO.v// Author           : ChanRa1n// Description      : A easy SIPO code// Called by    
21
2022
04

Xilinx FIFO和ILA学习

`timescale 1ns / 1ps//-------------------------------------------------------//Filename       ﹕ FIFO_TOP.v//Author         ﹕ ChanRa1n//Description    ﹕ Control FIFO IP//Calledby       ﹕ Topm
21
2022
04

Verilog实现时钟分频(奇数分频,偶数分频)二分频 三分频 四分频 五分频

完整工程文件:clkdiv.zip//------------------------------------------------------// File Name        : clkdiv.v// Author           : ChanRa1n// Description      : clk divider// Called by   &nbs
14
2022
04

SOC 在线修改设备树和FPGA配置文件 并在线配置FPGA

测试过的平台:     1、DE-10 Cyclone V开发板                        ->    通过
20
2022
03

ZYNQ7010在PYNQ环境下使用NPU加速神经网络推理

步骤一、链接ssh并上传NPU SDK 步骤二、插入NPU,并给NPU赋予权限sudo chmod 666 /dev/sg*步骤三、修改最大字节数find /sys/devices/ -name max_sectors -exec sh -c 'echo 2048 > "$1"' _ {} \;步骤四、安装依赖sudo apt-get update && su
16
2022
02

基础实验十三,DS18B20温度传感器

//==========================================================================// Author     : ChanRa1n// Description: Training for Intel FPGA// Web        : www.myfpga.cn// CoryRight  :本项目是在stark-lin的开源文章下二次开发,遵循CC 4.
16
2022
01

ALGO C4MB V11引脚参照表(持续更新)

功能:常用引脚CLKPIN_E1LED0PIN_G15LED1PIN_F16LED2PIN_F15LED3PIN_D16KEY1PIN_E15KEY2PIN_E16KEY3PIN_M15KEY4PIN_M16RXDPIN_M2TXDPIN_G1功能:VGA引脚VGA_BLUE[0]PIN_C15VGA_BLUE[1]PIN_B16VGA_BLUE[2]PIN_A15VGA_BLUE[3]PIN_B14VGA_BLUE[4]PIN_A14VGA_GREEN[0]PIN_B13VGA_GREEN[1
04
2021
08

EBAZ4205原理图和PCB免费分享 基于ZYNQ7010

ebit.pdfebit.PcbDoc
25
2021
06

ZYNQ 7010实现口罩识别

基本解决方案:检测人脸,再进行口罩检测,通过坐标进行分析是否佩戴口罩暂无

返回顶部