当前位置:首页 > FPGA > 正文内容

自研板卡ZYNQ7010 V2.1

chanra1n5个月前 (04-25)FPGA713

板卡仿真图:



image.png

板卡实物图:

6593e4e45fb7834cc5c3e8d2ef32eb9.jpg

ed28ae1146d769270c784d368dd4a21.jpg

iperf3 网络测试带宽(≥500Mbits/sec):

image.png

DDR测试结果:

  • 测试1000次大文件(500MB)读写无异常。

  • 测试连续写入速度:126MB/s

  • 测试连续读取速度:178MB/s

--Starting Memory Test Application--
NOTE: This application runs with D-Cache disabled.As a result, cacheline requests will not be generated
Testing memory region: ps7_ddr_0
    Memory Controller: ps7_ddr_0
         Base Address: 0x100000 
                 Size: 0x3FF00000 bytes 
Testing memory region: ps7_ram_1
    Memory Controller: ps7_ram_1
         Base Address: 0xFFFF0000 
                 Size: 0xFE00 bytes 
--Memory Test Application Complete--
Successfully ran Memory Test Application

-----------------------------------------------------------------
------------------- ZYNQ DRAM DIAGNOSTICS TEST ------------------
-----------------------------------------------------------------
 Select one of the options below:
 ## Memory Test ##
 Bus Width = 32,   XADC Temperature = 55.8995
    's' - Test 1MB length from address 0x100000
    '1' - Test 32MB length from address 0x100000
    '2' - Test 64MB length from address 0x100000
    '3' - Test 128MB length from address 0x100000
    '4' - Test 255MB length from address 0x100000
    '5' - Test 511MB length from address 0x100000
    '6' - Test 1023MB length from address 0x100000
 ## Read Data Eye Measurement Test
    'r' - Measure Read Data Eye
 ## Write Data Eye Measurement Test
    'i' - Measure Write Data Eye
    Other options for Write Eye Data Test:
         'f' - Fast Mode: Toggles Fast mode - ON/OFF
         'c' - Centre Mode: Toggles Centre mode - ON/OFF
         'e' - Vary the size of memory test for Read/Write Eye Measurement tests
 ## Data Cache Enable / Disable Option:
     'z' - D-Cache Enable / Disable
 ## Other options
     'v' - Verbose Mode ON/OFF

5Option Selected : 5


Starting Memory Test '5' - Testing 511MB length from address 0x100000...
------------------------------------------------------------------------------------------
    TEST           WORD ERROR             PER-BYTE-LANE ERROR COUNT              TIME
                     COUNT        [ LANE-0 ] [ LANE-1 ] [ LANE-2 ] [ LANE-3 ]    (sec)
------------------------------------------------------------------------------------------
................................Memtest_0 (  0: 0)      0         [       0] [       0] [       0] [       0]    17.8097
........................................Memtest_s (  0: 1)      0         [       0] [       0] [       0] [       0]    11.7098
........................................Memtest_s (  0: 2)      0         [       0] [       0] [       0] [       0]    11.7098
........................................Memtest_s (  0: 3)      0         [       0] [       0] [       0] [       0]    11.7115
........................................Memtest_s (  0: 4)      0         [       0] [       0] [       0] [       0]    11.7104
........................................Memtest_s (  0: 5)      0         [       0] [       0] [       0] [       0]    11.711
........................................Memtest_s (  0: 6)      0         [       0] [       0] [       0] [       0]    11.711
........................................Memtest_s (  0: 7)      0         [       0] [       0] [       0] [       0]    11.7098
........................................Memtest_s (  0: 8)      0         [       0] [       0] [       0] [       0]    11.7098
................................Memtest_p (  0: 9)      0         [       0] [       0] [       0] [       0]    17.424
................................Memtest_p (  0:10)      0         [       0] [       0] [       0] [       0]    17.4228
................................Memtest_l (  0:11)      0         [       0] [       0] [       0] [       0]    18.3134
................................Memtest_l (  0:12)      0         [       0] [       0] [       0] [       0]    18.3235
................................Memtest_l (  0:13)      0         [       0] [       0] [       0] [       0]    18.3134
................................Memtest_l (  0:14)      0         [       0] [       0] [       0] [       0]    18.3193


SD测试结果:

  • 测试100次大文件(500MB)读写无异常。

  • 测试连续写入速度:19.3MB/s

  • 测试连续读取速度:22.1MB/s


ADC测试结果(AD7606C 8ch/16bit/1Msps):

d94a6d373df89d9d3a6c82a081e8eba.jpg

image.png

image.png

image.png

image.png

以上测试波形为100Khz,20Vpp值的Sine波


具体的测试指标和性能待测试。

扫描二维码推送至手机访问。

版权声明:本文由我的FPGA发布,如需转载请注明出处。

本文链接:https://www.myfpga.cn/index.php/post/444.html

分享给朋友:

“自研板卡ZYNQ7010 V2.1” 的相关文章

FPGA ALARM FPGA多功能闹钟 完整项目 内含上位机

FPGA ALARM FPGA多功能闹钟 完整项目 内含上位机

一、项目简述本项目使用苏州硬禾信息科技有限公司设计的小脚丫FPGA开发板设计了一个完成定时、测温、报警、控制的小项目,并通过上位机显示、下发音乐配置数据。本项目B站介绍:https://www.bilibili.com/video/BV1Vh411k7QV/二、研究进展(一)研究内容:l ...

Xilinx FIFO和ILA学习

Xilinx FIFO和ILA学习

`timescale 1ns / 1ps//-------------------------------------------------------//Filename       ﹕ FIFO_TOP.v//Author      ...

多路选择器

多路选择器

多路选择器:在多路数据传送过程中,能够根据需要将其中任意一路选出来的电路。二选一多路选择器 --- 模块框图in_1:输入信号in_2:输入信号sel:控制选择信号out:输出信号二选一多路选择器 --- 波形图in_1、in_2、sel 的波形是随机的。out 的波形根据控制选通信号而定。当 se...

3-8译码器

3-8译码器

译码:译码是编码的逆过程,在编码时,每一种二进制的代码,都赋予了特殊的含义,即都表示了一个确定的信号或者对象。把代码状态的特定含义翻译出来的过程叫做译码,实现译码操作的电路称为译码器。译码器:一类多输入多输出的组合逻辑电路器件,其可以分为:变量译码和显示译码两类3-8译码器 模块框图:输出信号定义为...