当前位置：首页
> chanra1n
chanra1n 管理员
PMP、PBA、CSPM、Scrum Master(PSM-II)、六西格玛黑带；高级信息系统项目管理师、高级国际金融硕士、中级软件设计师、中级硬件工程师、中级嵌入式软件工程师、中级FPGA工程师；曾就职于中国航天某单位。 Email：chenyu@myfpga.cn
379 篇文章 0 次评论FPGA硬件设计(高速设计、低功耗设计、高稳定性)
一、高速硬件设计要点1. 时序收敛与时钟设计全局时钟分配：优先使用FPGA专用时钟引脚（如Xilinx的MRCC/SRCC）和时钟管理模块（如MMCM/PLL），通过差分对（LVDS/HCSL）传递高频时钟。例如，DDR4接口的400MHz时钟需通过MMCM生成并分配至专用时钟网络。时钟树优化：采用...
ZYNQ7010 在线重配置 使用PS配置PL
首先PL端编译后生成重配置用的固件write_cfgmem -format bin -interface SMAPx32 -loadbit {up 0x00000000 "/home/chanra1...
自研ZYNQ7010板卡
板卡实物图：iperf3 网络测试带宽(≥500Mbits/sec)：DDR测试结果：测试1000次大文件(500MB)读写无异常。测试连续写入速度：126MB/s测试连续读取速度：178MB/sSD测试结果：测试100次大文件(500MB)读写无异常。测试连续写入速度：19.3MB/s测试连续读取...
解决交叉编译arm-linux-gnueabihf/bin/ld: cannot find -*** 的类似报错
交叉编译报错：/usr/lib/gcc-cross/arm-linux-gnueabihf/7/../../../../arm-linux-gnueabihf/bin/ld: cannot find -lpcre /usr/lib/gcc-cross/arm-linu...
10G/25G Ethernet Subsystem(4.1) IP理解和使用
首先新建子系统IP到Block Design:右键IP，打开example design，然后右键xxv_ethernet_0_exdes_support.bd点击Generate Output Products，这一步是为了产生仿真所需的文件，然后就可以仿真了仿真大概56us的时候，就就开始产生信...
自定义Versal BSP创建XSA文件
新建工程：紧接着添加CIPS双击，然后根据你的硬件添加外设，例如我添加SPI的存储器、EMMC和SD卡这里图片截图有问题，GEM0需要勾选MDIO。接下来按OK即可，我们现在开始配置NOC按OK后退出，我们配置这个时钟紧接着创建例化模板：Verilog程序(top.v)`timescale ...
（二）自定义Versal BSP编译Petalinux
接下来我们配置uboot、内核，弹出uboot页面按两次Esc按键即可退出chanra1n@chanra1n-Standard-PC-i440FX-PIIX-1996:~/vd100$ petalinux-config -c u-boot [INFO] Bi...
自定义Versal BSP编译Petalinux
首先设计XSA文件略紧接着我们开始编译Petalinux我的系统版本：LSB Version: core-11.1.0ubuntu4-noarch:security-11.1.0ubuntu4-noarch Distributor ...
Versal ACAP Primer Handbook置顶
一、核心架构区别1. Versal（ACAP）异构计算架构 ：Versal是AMD/Xilinx推出的自适应计算加速平台（ACAP） ，集成多种计算单元：标量处理引擎 （Scalar Engine）：包含ARM Cortex-A72应用处理器（APU）和Cortex-R5实时处理器（RPU），支持L...
what is network on chip（NOC）？
上面的一堆主要是说：现在PS、PL、DDR甚至外设和AIE都能通过统一的NOC进行通信。具体有以下这些单元来实现：1. NMU（NoC Master Units）功能 ：NMU是数据进入NoC（片上网络）的入口 ，类似高速公路的“入口收费站”。它负责将主设备（如CPU、DMA控制器等）发出的数据请求...
