当前位置：首页 > FPGA > 正文内容

华为FPGA设计资料文档合集（老资料）

chanra1n3年前 (2022-11-20)FPGA5938

华为FPGA设计全套.rar

FPGA技巧Xilinx.rar
HuaWei Verilog 约束.rar
Synplify工具使用指南(华为文档)[1].rar___20074616444853030.rar
Verilog HDL 华为入门教程.rar
Verilog典型电路设计华为.rar
华为coding style.rar
华为FPGA设计规范.rar
华为FPGA设计流程指南.rar
华为VHDL设计风格和实现.rar
华为面经.doc
华为面经.rar
华为以太网时钟同步技术_时钟透传技术白皮书.rar
华为硬件工程师手册目前最全版本（159页).rar
华为专利：华为小数分频.rar
华为专利：一种快速无毛刺的时钟倒换方法.rar
华为专利——一种将异步时钟域转换成同步时钟域的方法.rar
静态时序分析与逻辑[1]..rar

扫描二维码推送至手机访问。

版权声明：本文由我的FPGA发布，如需转载请注明出处。

本文链接：https://www.myfpga.cn/index.php/post/292.html

分享给朋友：

返回列表

上一篇：Intel FPGA SOC开发实例(以PS端控制PL端进行LED流水点亮为例)

下一篇：解决INCISIVE152仿真时遇到GND冲突的问题

“华为FPGA设计资料文档合集（老资料）” 的相关文章

FPGA ALARM FPGA多功能闹钟完整项目内含上位机

FPGA ALARM FPGA多功能闹钟完整项目内含上位机

一、项目简述本项目使用苏州硬禾信息科技有限公司设计的小脚丫FPGA开发板设计了一个完成定时、测温、报警、控制的小项目，并通过上位机显示、下发音乐配置数据。本项目B站介绍：https://www.bilibili.com/video/BV1Vh411k7QV/二、研究进展（一）研究内容：l ...

高速ADC模块开源页面带Verilog示例程序

高速ADC模块开源页面带Verilog示例程序

暂无...

Xilinx FIFO和ILA学习

Xilinx FIFO和ILA学习

`timescale 1ns / 1ps//-------------------------------------------------------//Filename ﹕ FIFO_TOP.v//Author ...

CDC 单脉冲信号处理

CDC 单脉冲信号处理

代码中的Sys_clk其实是没有用到的，项目文件：cdc_single.zip//------------------------------------------------------// File Name : cdc.v// Autho...

多路选择器

多路选择器

多路选择器：在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路。二选一多路选择器 --- 模块框图in_1：输入信号in_2：输入信号sel：控制选择信号out：输出信号二选一多路选择器 --- 波形图in_1、in_2、sel 的波形是随机的。out 的波形根据控制选通信号而定。当 se...

全加器（层次化设计）

全加器（层次化设计）

该篇博客根据上一篇半加器的设计，再结合层次化的设计思想来实现一个全加器！层次化设计理论部分：数字电路中根据模块层次的不同有两种基本的结构设计方法：自底向上的设计方法和自顶向下的设计方法自底向上（Bottom-Up）自底向上的设计是一种传统的设计方法，对设计进行逐次划分的过程是从存...