当前位置:首页 > FPGA > 正文内容

自研板卡 Xilinx A7 100Msps/8bit/2CH ADC WithTrig 千兆以太网 40MBW

chanra1n9个月前 (07-09)FPGA11836

1板卡设计框图

1.1电源

板卡支持DC和Type-C供电两种方式,5V电源通过多个LDO产生数字和模拟用的多路3.3V电源以及-5V运放用电源

image.png

1.2模拟输入

image.png

设计带宽为40Mhz。

image.png

1.3触发输入

image.png

1.4数字部分

image.png

2.测试记录

2.1电源功率

    测试多路电源电压正常,纹波<1%,满足设计目标。

    实测无FPGA情况下整板功率0.59W,带FPGA整板正常模式功率2.5W,全速以太网发送时功率2.9W,满足设计目标。

2.2输入测试

ADC输入波形无明显失真,幅值同仿真结果基本一致。

image.png

在预设电压范围内实测-3dB带宽范围为43Mhz,同仿真结果基本一致。

2.3以太网通信测试

image.png

2.4上位机显示测试

c74d5ed5be899f0559fe2bef6063b5e.png




扫描二维码推送至手机访问。

版权声明:本文由我的FPGA发布,如需转载请注明出处。

本文链接:https://www.myfpga.cn/index.php/post/459.html

分享给朋友:

“自研板卡 Xilinx A7 100Msps/8bit/2CH ADC WithTrig 千兆以太网 40MBW” 的相关文章

基础实验十三,DS18B20温度传感器

基础实验十三,DS18B20温度传感器

//==========================================================================// Author     : ChanRa1n// Description: Training for Intel FPGA/...

Verilog实现串并转换

Verilog实现串并转换

项目文件:SIPO.zip//------------------------------------------------------// File Name        : SIPO.v// Author       &n...

多路选择器

多路选择器

多路选择器:在多路数据传送过程中,能够根据需要将其中任意一路选出来的电路。二选一多路选择器 --- 模块框图in_1:输入信号in_2:输入信号sel:控制选择信号out:输出信号二选一多路选择器 --- 波形图in_1、in_2、sel 的波形是随机的。out 的波形根据控制选通信号而定。当 se...

半加器

半加器

半加器:两个输入数据位相加,输出一个结果位和进位,没有进位输入的加法器电路。即两个一位二进制数的加法运算电路。半加器 模块框图:sum:结果位count:进位半加器 真值表:半加器 波形图:代码部分:选择器代码:在Src文件夹中新建 half_adder.v文件module half_adder...

全加器(层次化设计)

全加器(层次化设计)

该篇博客根据上一篇半加器的设计,再结合层次化的设计思想来实现一个全加器!层次化设计理论部分:数字电路中根据模块层次的不同有两种基本的结构设计方法:自底向上的设计方法 和 自顶向下的设计方法自底向上(Bottom-Up)        自底向上的设计是一种传统的设计方法,对设计进行逐次划分的过程是从存...

CDC跨时钟域信号处理

CDC跨时钟域信号处理

保证时序电路的时序要求:建立时间:在有效的时钟沿到来之前,输入端的输入信号需要保持稳定不变的最小时间保持时间:在有效的时钟沿到来之后,输入端的输入信号需要保持稳定不变的最小时间CDC问题1:亚稳态亚稳态原因:亚稳态解决方法:对于单信号来说,使用 Double FF来进行信号同步CDC问题2:数据收敛...