(原创)用小脚丫FPGA套件STEP BaseBoard V4.0制作两位十进制加、减、乘、除计算器
如PDF显示异常，推荐点击访问PDF版本：(公开)计算器FPGA软件设计说明与验证记录.pdf
“(原创)用小脚丫FPGA套件STEP BaseBoard V4.0制作两位十进制加、减、乘、除计算器” 的相关文章
FPGA ALARM FPGA多功能闹钟 完整项目 内含上位机
一、项目简述本项目使用苏州硬禾信息科技有限公司设计的小脚丫FPGA开发板设计了一个完成定时、测温、报警、控制的小项目，并通过上位机显示、下发音乐配置数据。本项目B站介绍：https://www.bilibili.com/video/BV1Vh411k7QV/二、研究进展（一）研究内容：l ...
高速ADC模块开源页面 带Verilog示例程序
暂无...
SOC 在线修改设备树和FPGA配置文件 并在线配置FPGA
测试过的平台： 1、DE-10 Cyclone V开发板 ...
Xilinx FIFO和ILA学习
`timescale 1ns / 1ps//-------------------------------------------------------//Filename ﹕ FIFO_TOP.v//Author ...
Verilog实现串并转换
项目文件：SIPO.zip//------------------------------------------------------// File Name : SIPO.v// Author &n...
CDC 单脉冲信号处理
代码中的Sys_clk其实是没有用到的，项目文件：cdc_single.zip//------------------------------------------------------// File Name : cdc.v// Autho...
