“(手册)SpyGlass® CDC Customer Training Release 5.1.0” 的相关文章
高速ADC模块开源页面 带Verilog示例程序
暂无...
EBAZ4205原理图和PCB免费分享 基于ZYNQ7010
ebit.pdfebit.PcbDoc...
SOC 在线修改设备树和FPGA配置文件 并在线配置FPGA
测试过的平台： 1、DE-10 Cyclone V开发板 ...
Verilog实现串并转换
项目文件：SIPO.zip//------------------------------------------------------// File Name : SIPO.v// Author &n...
多路选择器
多路选择器：在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路。二选一多路选择器 --- 模块框图in_1：输入信号in_2：输入信号sel：控制选择信号out：输出信号二选一多路选择器 --- 波形图in_1、in_2、sel 的波形是随机的。out 的波形根据控制选通信号而定。当 se...
FPGA时序分析和时序约束
时序分析：时序分析的目的就是通过分析FPGA设计中各个寄存器之间的数据和时钟传输路径，来分析数据延迟和时钟延迟之间的关系。一个设计OK的系统，必然能够保证整个系统中所有的寄存器都能够正确的寄存数据。数据和时钟传输路径是由EDA软件，通过针对特定器件布局布线得到的。时序约束：两个作用告知 EDA 软件...
