当前位置:首页
> 2022年4月21日
Verilog实现串并转换
项目文件:SIPO.zip//------------------------------------------------------// File Name : SIPO.v// Author &n...
Xilinx FIFO和ILA学习
`timescale 1ns / 1ps//-------------------------------------------------------//Filename ﹕ FIFO_TOP.v//Author ...
Verilog实现时钟分频(奇数分频,偶数分频)二分频 三分频 四分频 五分频
完整工程文件:clkdiv.zip//------------------------------------------------------// File Name : clkdiv.v// Author &nb...